SITE TITLE

LOGO DIETI

Laboratorio di sistemi digitali

MUTUAZIONE DAL CORSO DI LAUREA in Fisica

Insegnamento: Laboratorio di sistemi digitali

Anno di corso: I

CFU: 6

SSD: FIS/01

Ore di lezione: 48

Semestre: 2

Modulo: Nessuno

Codice: 15807

Obiettivi formativi:

Il corso si propone di fornire allo studente le tecniche più moderne di progettazione di sistemi digitali basati su Field Programmable Gate Array (FPGA). Questi dispositivi permettono di realizzare circuiti di complessità equivalente a centinaia di migliaia di gates e possono essere riconfigurati in laboratorio con l’ausilio di appositi strumenti di progettazione assistita da calcolatore. Lo studente applica le sue conoscenze generali di elettronica digitale all’architettura di questi dispositivi ed apprende nuovi metodi di progetto, analisi e verifica appositamente sviluppati per queste applicazioni, ma facilmente esportabili allo sviluppo di circuiti a vasta scala di integrazione (VLSI). Una parte significativa del corso e’ dedicata allo studio di un linguaggio di descrizione hardware (VHDL) allo scopo di poter simulare e sintetizzare circuiti digitali, dando particolare enfasi al flusso di progettazione delle FPGA. Il corso prevede esercitazioni assistite e include inoltre lo sviluppo di un progetto di laboratorio che permetta di mettere in pratica le conoscenze acquisite e verificare le capacità applicative e l’autonomia raggiunte dallo studente. 

Contenuti:

Richiami di elettronica digitale - condizioni di hazard nella logica combinatoria - architetutture di latch e flip-flop master slave: condizioni di hazard e soluzioni circuitali - analisi di circuiti sequenziali e studio del timing - automi a stati finiti, codifica One-Hot, gestione degli stati illegali - distribuzione del clock ed analisi degli effetti dello skew - analisi statica e stima delle prestazioni in frequenza - tecniche di progetto e di interfacciamento tra dispositivi Architettura delle FPGA - struttura della logica di core e di Input/output - RAM, Moltiplicatori, Digital Clock Manager - albero di clock e tecniche di distribuzione ed ottimizzazione - flusso di progetto: translate, mapping, place & route, programming - studio delle caratteristiche elettriche e di commutazione Il linguaggio VHDL - introduzione ai linguaggi di descrizione hardware - struttura e sintassi del linguaggio VHDL - applicazione alla sintesi e simulazione di circuiti basati su FPGA Esercitazioni di laboratorio - studio di una scheda basata su FPGA per le esercitazioni di laboratorio - esempi di sintesi e simulazione di circuiti descritti in VHDL - progettazione e collaudo di automi a stati finiti, implementazione su FPGA - esempi di analisi statica - sviluppo autonomo di un progetto concordato con il docente verifica e collaudo in laboratorio del progetto 

Prerequisiti: conoscenza dell’Algebra di Boole e dei fondamenti di elettronica digitale ed analogica forniti nei corsi frontali e di laboratorio della Laurea triennale in Fisica ed Ingegneria

Modalità didattiche:

Materiale didattico:

Modalità di esame:

L'esame si articola in prova

 

 

 

Solo scritta

 

 

 

 

 

 

 

 

 

 

 

 

 

 

In caso di prova scritta i quesiti sono

 

 

 

A risposta libera

 

   

 

Altro

 Sviluppo progetto

Docente : Izzo Vincenzo

scheda dell'insegnamento